home.jpg

Hardware & Software Designs for Secure IoT

IoTデバイス上の個人情報や知的財産を狙うサイドチャネル攻撃やマルウェアに対して,攻撃の検出,情報の保護や攻撃されにくいハードウェア・ソフトウェアの新たな設計手法を研究しています。

Next-Generation Neural Networks

組込みシステムに搭載可能な簡素で高速なニューラルネットワークの演算モデルを探索し,低消費エネルギーな次世代アーキテクチャの構築・設計技術を研究しています.

Ultra-Small, Low-Power Processors for IoT

プロセッサ単体の機能を極限まで削減した超小型・低消費電力プロセッサを開発しています.既存の組込みプロセッサに比べ,電力効率・エネルギー効率を大幅に改善できます.

What's New

2022/11/21
Monday, 21 November 2022
Thumbnail 修士2年の稲垣さんの論文"Power Side-channel Countermeasures for ARX Ciphers using High-level Synthesis"が,国際会議International Symposium on Field-Programmable Gate Arrays (ISFPGA)に採択されました.
2022/11/13
Sunday, 13 November 2022
Thumbnail 11月11日に,学部4年の佐々木さん,修士1年の永松さん,博士3年の楊さんの3名が,第199回システムとLSIの設計技術研究発表会(SLDM WIP Forum 2022)にて発表しました.永松さんはSLDM研究発表会WIP最優秀賞を受賞しました.
2022/10/13
Thursday, 13 October 2022
Thumbnail 学部4年の山﨑さんの論文"Skip & Swap: Efficient Weight Spreading  for Decentralized Machine Learning with Non-IID Data"が,国際会議Asia Pacific Conference on Robot IoT System Development and Platform (APRIS)に採択されました.  
2022/10/11
Tuesday, 11 October 2022
Thumbnail 修士2年の井沼さんの論文 "Hardware SAT Solver-based Area-efficient Accelerator for Autonomous Driving" が,国際会議International Conference on Field Programmable Technology (ICFPT) に採択されました.  
2022/8/2
Tuesday, 02 August 2022
Thumbnail 修士2年の藤巻さんの論文 "A Self-Attention Network for Deep JSCCM: The Design and FPGA Implementation" が,国際会議IEEE Global Communications Conference (GLOBECOM) に採択されました.  

Contact info



所属
                       東京工業大学 工学院情報通信系

所在地                    東京工業大学 大岡山キャンパス

教員室                    南3号館 317号室    

学生室                    南3号館 314, 315, 316号室

問い合わせは hara[at]cad.ict.e.titech.ac.jp まで.
E-mail to hara[at]cad.ict.e.titech.ac.jp for your inquiry

Testimonial

Kaoru Saso
佐宗君の受賞@M1構想発表会。おめでとうございます!
Kaoru Saso

Testimonial

Hisashi Osawa
Congratulation to Mr. Osawa! for the best poster presentation award
Hisashi Osawa
©2022 Hara Laboratory. All Rights Reserved. Designed By JoomShaper