Our Research

自動車・航空機などのsafety-criticalな組込みシステムは言うまでもなく，携帯電話や家電製品などの組込みシステムにとっても信頼性（＝正しく長く動くこと）は非常に重要な問題です．半導体（シリコンデバイス）の微細化や低電力技術の発展，さらにポストシリコンデバイスの開発・発展に伴い，信頼性の問題はますます深刻化しています．これまでは，どこか1カ所故障してもスペアの部品が肩代わりする多重化や，トランジスタが正しく動作する緩い条件（低い周波数・高い電圧）で動かすなど，安全側に倒した設計をしていました．しかし，回路規模が大きくなれば製造コストは上がり，緩い条件で使用すれば消費エネルギーの増加や性能ロスが起こり，Siデバイスの微細化やポストシリコンデバイスのメリットである「低消費エネルギー」の恩恵にあずかれません．
    本研究室では，製造コスト・性能・エネルギーの点で無駄がなく，かつ，高い信頼性で組込みシステムを設計する技術の研究に取り組んでいます．最終的には，回路の一部が故障しても自立して故障に対処する (self-adaptiveな) 組込みシステム（スマートセンサなど）の確立を目指します．特に本研究は，戦略的創造研究推進事業の一環として国から大きな支援と期待を受けています．

共同研究先

• Prof. Jörg Henkel & Prof. Mehdi Tahoori, Karlsruhe Institute of Technology (KIT), Germany
• Prof. Nikil Dutt, University of California, Irvine (UCI), USA
• 立命館大学　山下研究室，冨山研究室

プロジェクト

• JSTさきがけ [素材・デバイス・システム融合による革新的ナノエレクトロニクスの創成]: "階層融合型機能的冗長化による次世代低電力デバイス向け高信頼化設計"
• カシオ科学振興財団 "次世代フィルムコンピュータに向けた部分的再構成可能回路の最適設計・応用設計技術"

非ノイマン型コンピュータとして近年注目されているニューラルネットワークは，現在のところスーパーコンピュータやGPU（大量の計算資源や電力）を必要とし，組込みシステムへの搭載が困難です．本研究室では，組込みシステムに搭載可能な簡素で高速なニューラルネットワークの演算モデルを探索し，低消費エネルギーな次世代アーキテクチャの構築・設計技術を研究しています．これにより，サーバやクラウドを用いずリアルタイムに画像認識・検出が可能になったり（安全安心な社会の実現），AI (Artificial Intelligence) などのロボットが瞬時に歩行ルート探索できるようになったりと，様々な社会貢献が期待されます．

    共同研究先

• 北海道大学　集積ナノシステム研究室　浅井教授
• 東京工業大学　地球生命研究所　青野准教授

    携帯端末のアプリケーションが年々複雑さを増し，近年の組込みシステムに搭載されるプロセッサには処理性能と省エネルギー化の相反する課題が突きつけられています．右図の左グラフに見るように，組込みプロセッサは多機能化するとともに搭載コア数も増加し，消費エネルギーは増加しています．頻繁に充電可能なスマートフォンでは許容できますが，充電が難しいあるいはバッテリが尽きたらそれ以上使用できないようなIoTエッジ端末には既存の組込みプロセッサを使用することはできません．IoTエッジ端末は，スマートフォンよりさらに消費エネルギーに関してはシビアです．今後は，IoTアプリケーションの複雑化やリアルタイム性の要求により，IoTエッジ端末に課せられる計算負荷は増していくため，処理性能と省エネ化の両立はスマートフォン以上に難しい課題です．
    本研究室では，プロセッサ単体の機能を極限まで削減した超小型・省電力プロセッサを開発しています．多機能（＝無駄がある）既存組込みプロセッサに比べ，電力効率を大幅に改善できます．さらに，この小型プロセッサを複数活用し，ビッグデータやIoTのストリームデータ処理を高速化する画期的なマルチ・メニーコアプロセッサ（小型かつ省エネ）を開発しています．

    プロジェクト

• JST ACT-I [情報と未来]: "大量ストリームデータのリアルタイム処理に向けた柔軟なアーキテクチャ探索と設計環境構築"

上記の高信頼組込みシステムで挙げた「正しく動く」という要求に反して，一方で，常に正確でなくても大きな影響はない，というケースは我々の周りにあふれています．例えば，右図のように，人の知覚で認識できないぐらいの画質の劣化はもはや許容内です．アプリケーション全体を見渡して，criticalではない計算に「ある程度近い結果」を許容することで，簡易な（小さく単純な）回路で代用できたり， 精度を上げるための計算を繰り返す必要がなくなったりと，製造コスト・処理性能・エネルギー消費量（エネルギーは回路面積と実行時間の積）の点で大きなメリットがあります．この考え方をApproximate Computing (積極的な近似計算) と言い，このような特徴は近年のビッグデータ，Internet of Things (IoT) ，ニューラルネットワークで特に顕著です．
    本研究室では，賢くApproximate Computingを適用する（正しくないが近い値を許容する）ことで，コスト・性能・エネルギーを大きく改善する，組込みシステムの新たな設計手法を研究しています．

    共同研究先

• Prof. Jörg Henkel & Prof. Mehdi Tahoori, Karlsruhe Institute of Technology (KIT), Germany
• Prof. Nikil Dutt, University of California, Irvine (UCI), USA
• 立命館大学　山下研究室，冨山研究室
• 日本国内企業

組込みシステムの大規模・複雑化に伴い，ハードウェア記述 (Hardware Description Language: HDL) を用いる従来のハードウェア (RTL) 設計技術は，設計生産性の点で非効率的になってきました．現在では，C/C++などの動作記述で設計し，RTL記述を自動生成する高位合成 (High-Level Synthesis: HLS) という手法に徐々にシフトしています．現在のHLS技術は「どうデータパス回路（演算などの処理を行う回路）」を設計するか，という点では非常に研究が進んでおり，携帯電話・デジタルテレビや衛星などの設計に実際に使用されています．しかし，複雑な制御を伴う組込みシステムの設計は，未だ苦手とするところです．
    本研究室では，論理合成（制御回路設計）->HLS（データパス設計）という，従来とは逆の順で組込みシステムを設計する画期的な手法で，複雑な制御を持つ大規模回路を最適に設計する手法を研究しています．

    共同研究先

• Prof. Jason Anderson, University of Toronto, Canada
• 立命館大学　山下研究室，冨山研究室

    プロジェクト

• CHStone: The benchmark suite for C-based high-level synthesis

HLSや論理合成を含む，組込みシステムを設計するための支援ソフトウェアをCAD (Computer Aided Design) と言います．CAD技術には，様々・複数の制約（製造コスト・性能・エネルギー・信頼性など）の下で，最適な設計を行うために，広い設計空間を効率的に探索するアルゴリズムがふんだんに盛り込まれています．
    本研究室では，従来のCAD技術を新たなアーキテクチャ設計・アプリケーション最適化（バイオチップ設計，メニーコアのタスクマッピングなど），新たなCAD技術の問題解決に応用する研究も進めています．組込みシステム設計に限らず，我々の日常に存在する複雑な問題を，CAD技術の応用によってスマートに解決します．

    共同研究先

• Prof. Tsung-Yi Ho, National Cheng Kung University, Taiwan
• 立命館大学　山下研究室，冨山研究室

     プロジェクト

• NEDO "低消費電力メニーコア用アーキテクチャとコンパイラ技術"